

Лекція 4. Внутрішня структура типового МП

4.1 Основні характеристики МП.

4.2 Узагальнена структура МП

- ✓ типового МП;
- ✓ стислий алгоритм роботи типового МП;
- ✓ більш деталізована фоннейманівської архітектури.

4.3 Внутрішня структура Intel 8085A.

Основні характеристики МП

До основних характеристик МП відносять:

1) розрядність шини даних $n_{\text{шд}}$

$$n_{\text{шд}} = 4, 8, 16, 32, 64;$$

2) розрядність шини адреси $n_{\text{шА}}$

$$n_{\text{шА}} = 8, 12, 16, 32;$$

3) максимальний обсяг пам'яті C , яка адресується (кількість N комірок пам'яті)

$$N = 2^{\text{шА}}, \quad C = N \times n_{\text{шд}} = 2^{\text{шА}} \times n_{\text{шд}}$$

$$\text{наприклад, } C = 2\text{К} \times 8, \quad C = 32\text{К} \times 16;$$

4) технологія виробництва

ТТЛШ, КМДП, n-МОП, р-МОП;


5) частота синхронізації (кількість операцій в секунду);

6) система команд: кількість команд, довжина команд, види адресації, часові характеристики;

7) кількість джерел живлення.

Узагальнена структура МП

Трьохшинна організація



БД – буфер даних, призначений для забезпечення зв'язку з відповідною системною ШД, узгоджує по рівням сигналів, підвищує навантажувальну здатність, двонапрямний РЗП (РОН) – регістри загального призначення (надоперативна пам'ять, кеш-пам'ять) для зберігання даних, проміжних результатів й результатів обчислень, підвищує продуктивність МП

РК – регістр команд зберігає коди команди для подальшого дешифрування на весь час виконання команди

ІР (ІР) – індексні регістри, спрощують роботу МП з масивами і великими обсягами пам'яті

Стек – стекова пам'ять, для зберігання даних про стан МП під переривання виконання програм й підпрограм, внутрішня або зовнішня, принцип LIFO (Last input First Output)

Узагальнена структура МП

ПС (УС) – покажчик стека, автоматично вказує на вільні комірки стекової пам'яті

ПЛ (ПС) – програмний лічильник, який включає ще й буфер адреси, формує адреси звернення до комірок пам'яті, де зберігаються коди команди

А – акумулятор-регістр для зберігання результату обчислень або одного з операндів, бувають багатоаккумуляторні МП, його застосування дозволяє не вказувати місце-знаходження одного з операндів та результату обчислень, що скорочує довжину команди

АЛП (АЛУ) – арифметико-логічний пристрій для виконання арифметичних та логічних операцій

РП – регістр ознак, призначений для зберігання та аналізу ознак виконання операцій та службових ознак: Z – ознака нульового результату, P – ознака парності результату, N – негативний результат, C – ознака переносу з старшого розряду, AC – ознака переносу з 3-го до 4-го розряду

СІД (СІД) – схема інкременту-декременту, збільшує або зменшує на одинцю значення кодів, які поступають на вхід вузла, дозволяє поєднати роботу АЛП та формування нової адреси, зменшує час виконання цієї поширеної операції

БА – буфер адреси, призначений для забезпечення зв'язку з відповідною системною ША, узгоджує по рівням сигналів, підвищує навантажувальну здатність, однонапрямний

Узагальнена структура МП


ДШК – дешифратор команд, дешифрує команду: виділяє КОП, поля команди й по результатам розпізнавання формує керувальні сигнали для ПУВО

БП – блок переривань, призначений для приймання, зберігання, аналізу й обробки сигналів переривань, організація зберігання поточного стану МП, переходу до ПП, відновлення стану МП на момент його переривання

ПУВО (УУВО) – пристрій управління виконання операціями, на основі аналізу внутрішніх та зовнішніх сигналів формує внутрішні та зовнішні сигнали МП для організації роботи всіх блоків МП

Стислий алгоритм роботи: через БА видається на системну ША адреса зчитування коду команди з пам'яті команд, через БД з системної ШД завантажується код команди в РК на час зберігання команди, ДШК визначає тип команди, КОП, джерело та приймач даних і формує керувальні сигнали для ПУВО, ПУВО у свою чергу видає внутрішні та зовнішні сигнали для керування блоками й вузлами МП, у цей час СІД сумісно з ПЛ генерують нову адресу звернення до наступної комірки пам'яті, де зберігається наступна команда, при необхідності АЛП виконує арифметичну або логічну операцію, беручи операнди з РЗП та/або пам'яті даних, далі після зберігання АЛП результату в А, видається нова адреса через БА на системну ША і далі дії повторюються, «нормальний» цикл виконання програми може бути перервано з прийманням сигналу переривання на БП, якщо це дозволено, тоді у ПЛ завантажується інша адреса, в стек завантажуються дані про стан МП (вміст РЗП, А, ПЛ, РП і так далі) і МП переходить до виконання ПП

Узагальнена структура МП



Узагальнена структура МП

Пристрій керування відповідно до кодів команд та зовнішніх керувальних сигналів і сигналів синхронізації виробляє керувальні сигнали для всіх блоків структурної схеми МП, а також керує обміном інформацією між МП, пам'яттю і ПВВ. Пристрій керування реалізує такі функції:

1. **Функція початкового встановлення МП.** Зовнішній сигнал початкового встановлення процесора RESET формується при ввімкненні джерела живлення МП або при натисканні кнопки RESET. У разі появи цього сигналу пристрій керування забезпечує завантаження нульового значення у програмний лічильник, що ініціює вибирання з пам'яті байта команди з нульовою адресою. Наприкінці вибирання вміст лічильника команд збільшується на одиницю і вибирається байт команд з наступною адресою. Таким чином виконується вся записана у пам'яті програма.

2. **Функція синхронізації.** Згідно із зовнішніми керувальними сигналами і сигналами синхронізації пристрій керування синхронізує роботу всіх блоків МП.

3. **Функція переривань.** Із надходженням сигналу переривання пристрій керування ініціює роботу підпрограми обробки відповідного переривання. Потреба у реалізації функцій переривань виникає тоді, коли під час виконання основної програми треба перевести МП на розв'язання іншої задачі, наприклад, обробки аварійної ситуації або роботи з ПВВ.

4. **Функція узгодження швидкодії модулів МПС.** Під час обслуговування пам'яті та ПВВ із значно меншою швидкістю, ніж МП, узгодження швидкодії вирішується генерацією тактів очікування МП, а під час обслуговування пристроїв з більшою швидкістю, ніж МП, використовується режим безпосереднього доступу до пам'яті.

Узагальнена структура МП

АЛП являє собою комбінаційну схему на основі суматора, який сигналами з виходів пристрою керування налагоджується на виконання певної арифметичної або логічної операції: додавання, віднімання, ЛОГІЧНЕ І, ЛОГІЧНЕ АБО, ЛОГІЧНЕ НІ, ВИКЛЮЧНОГО АБО, зсуву, порівняння, десяткової корекції. Отже, АЛП виконує арифметичні або логічні операції над операндами, які пересилаються з пам'яті і/або регістрів МП.

Операнд - це об'єкт у вигляді значення даних, вмісту регістрів або вмісту комірки пам'яті, з яким оперує команда, наприклад, у команді додавання операндами є доданки. Операнд може задаватися у команді у вигляді числа або знаходитися в регістрі чи комірці пам'яті. Одержаний після виконання команди в АЛП результат пересилається в регістр або комірку пам'яті.

Акумулятор – це регістр, у якому зберігається один з операндів. Після виконання команди в акумуляторі замість операнда розміщується результат операції. У 8-розряд-них процесорах акумулятор бере участь в усіх операціях АЛП. У 16-розрядних МП більшість команд виконуються без участі акумулятора, але в деяких командах (введення, виведення, множення, ділення) акумулятор діє так само, як і у 8-розрядних МП, тобто зберігає один з операндів, а після виконання команди - результат операції.

Регістр стану або регістр прапорців (ознак) призначений для зберігання інформації про результат операції в АЛП і являє собою декілька тригерів, які набувають одиничних або нульових значень. Наприклад, прапорець нуля встановлюється в одиницю при нульовому результаті операції.

Внутрішня структура Intel 8085A

